DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

02736371 **Image available** THIN FILM TRANSISTOR

PUB. NO.:

01-033971 [JP 1033971 A]

PUBLISHED:

February 03, 1989 (19890203)

INVENTOR(s): KEYAKIDA MASAYA

YUKI MASAKI

APPLICANT(s): ASAHI GLASS CO LTD [000004] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

62-188897 [JP 87188897]

FILED:

July 30, 1987 (19870730)

INTL CLASS: [4] H01L-029/78; G02F-001/133; G09F-009/30; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --

Metal

Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 763, Vol. 13, No. 226, Pg. 28, May

25, 1989 (19890525)

ABSTRACT

PURPOSE: To suppress disconnection in the through holes so as to enable electrical contact of both a source electrode and a drain electrode to be performed perfectly although both the source electrode and the drain electrode are thin, by making each of the internal surface of the through holes bored through insulating films covering a semiconductor film a slope.

CONSTITUTION: In a field effect thin film transistor in which through holes 7 are bored through both insulating films 4 and 6 covering a semiconductor film 3 to perform electrical contact of both a source electrode 8 and a drain electrode 9, each of the internal surfaces of the through holes 7 is a slope. For example, a semiconductor film 2, impurity-doped made

semiconductor films 3, a gate insulating film 4, a gate electrode 5, and a protective insulating film 6 are respectively formed on an insulating substrate 1. And, two layers of the gate insulating film 4 and the protective insulating film 6 are patterned to bore the through holes 7 in which each of the internal surfaces is made a slope therethrough. Therefore, the source electrode 8 and the drain electrode 9 can electrically contact with the respective impurity-doped semiconductor films 3 easily through the respective through holes 7.

English Translation of JP64-33971

(19) Japanese Patent Office (JP)

(11) Publication Number: Sho 64-33971

(43) Date of publication of application: February 3rd, 1989

(12) Patent Laid-open Official Gazette (A)

(51) Int. Cl.4

H01L 29/078

G02F 01/133

G09F 09/030

H01L 27/012

The Number of Invention: 1 (6 pages in total)

Request of Examination: not made

(54) Title of Invention: THIN FILM TRANSISTOR

(21) Application Number: Sho 62-188897(22) Filing Date: July 30th, 1987

(71) Applicant: Asahi Glass Co., Ltd.

(72) Inventor: Masaya KEYAKIDA and Masaki YUKI

(74) Representative: Patent attorney: Shigero TOGAMURA

Specification

1. [Title of the Invention]

THIN FILM TRANSISTOR

2. [Scope of Claims]

[Claim 1] A thin film transistor comprising a field effect thin film transistor, in which contact with a source electrode and a drain electrode is performed by making a through

hole in an insulating film which covers a semiconductor film,

wherein an edge face of the through hole is an inclined plane.

[Claim 2] The thin film transistor according to claim 1,

wherein the through hole passes through the insulating film and the semiconductor film, and

wherein both edge faces of the insulating film and the semiconductor film are made to be inclined planes.

[Claim 3] The thin film transistor according to claim 1 or 2,

wherein the source electrode and the drain electrode are made to contact with an impurity-doped semiconductor film by the through holes.

[Claim 4] The thin film transistor according to any one of claims 1 to 3, wherein an angle of the inclined plane is smaller than 45°.

[Claim 5] The thin film transistor according to any one of claims 1 to 4, wherein the semiconductor film is a silicon film.

[Claim 6] The thin film transistor according to claim 5, wherein the insulating film is a silicon oxynitride film.

3. [Detailed Description of the Invention]

[Industrial Field for the Invention]

The present invention relates to a field effect type thin film transistor which is suitable for constituting an active matrix substrate.

[Prior Art]

In recent years, demand for the development of thin displays such as OA machine

terminals or flat TVs is increasing. For one example, an active matrix liquid crystal display device has been developed remarkably, which has an active matrix substrate in which a plurality of row electrodes and a plurality of column electrodes are provided over a transparent insulating substrate and active elements such as a transistor are formed in the vicinity of intersections thereof per each pixel.

Fig. 2 shows an equivalent circuit diagram of a typical example of this active matrix liquid crystal display device.

In the drawing, reference numeral 21 denotes a liquid crystal layer; 22 denotes a capacitor for holding a voltage applied to the liquid crystal layer; and 23 denotes a transistor used as an active element for controlling a voltage to drive the liquid crystal layer. Here, X1, X2, X3 ... are row selecting lines (row electrodes) for controlling a gate of the transistor 23 and Y1, Y2, Y3 ... are column signal lines (column electrodes) for applying a voltage which is required to drive the liquid crystal to a source electrode, and are driven by a line sequential drive.

Fig. 3 shows a cross section of example of a thin film transistor (TFT) used thereto.

In the drawing, reference numeral 31 denotes an insulating substrate such as glass; 32 denotes a semiconductor film such as amorphous silicon, poly-silicon, single crystalline silicon, or CdSe; 33 denotes an impurity-doped semiconductor film in which an impurity is doped to a semiconductor film; 34 denotes a gate insulating film; 35 denotes a gate electrode such as ITO, SnO₂, Al or Cr; 36 denotes a protective insulating film; 37 denotes a through hole for making contact with a source electrode and a drain electrode; 38 denotes a source electrode such as Al or Cr; and 39 denotes a drain electrode such as Al or Cr.

In addition, in the case of using this TFT for a display device, the drain electrode of this TFT may be connected to a display pixel electrode such as In₂O₃-SnO₂ (ITO), SnO₂, Al or Cr which is not shown in the drawing.

[Problems to be Solved by the Invention]

In this conventional TFT, since an edge face of a through hole is nearly vertical, it is required to use source and drain electrodes of which respective thicknesses are thicker than a depth of this through hole in order to have a perfect contact.

That is, in order to have respective perfect conductive connections of the source electrode 36 and the drain electrode 39 with the impurity-doped semiconductor film 33, the source and the drain electrodes of which respective film thicknesses are thicker than a total thicknesses of the gate insulating film 34 and the protective insulating film 36 are required to be used since the through hole passes through the gate insulating film 34 and the protective insulating film 34 and the protective insulating film 36, and thus there is a great risk of causing disconnection in this step portion.

Consequently, it is preferable that the respective film thicknesses of the source and drain electrodes be thicker than a total film thickness of the gate insulating film 34 and the protective insulating film 36, and more preferably, is formed to be a thicker by 50% to 100%.

On the other hand, the protective insulating film 36 is required in order to prevent a short-circuit between the gate electrode 35 and the source electrode 38 and the drain electrode 39, and consequently it is difficult to make the step itself of the through hole shallow. As a result, it is impossible to reduce respective film thicknesses of the source electrode and the drain electrode, and consequently, problems arise such that the processes are increased and the productivity is reduced.

Besides, a film such as ITO of which film thickness is not desired to be thick for transmittance is required to be thick, and consequently, problem arises such that display becomes dark and is tinged with yellow.

[Means for Solving the Problems]

In view of the foregoing, it is an object of the present invention to provide a thin film transistor in which contact with a source electrode and a drain electrode is performed by making a through hole in an insulating film which covers a semiconductor film in a field effect type thin film transistor, and an edge face of the through hole is an inclined plane.

According to the present invention, since an inside surface of the through hole is an inclined plane, the conductive connection can be performed perfectly even if respective film thicknesses of source and drain electrodes are thin, and consequently disconnection at the through hole can be reduced.

In the present invention, the inside surface of the through hole that is an edge face of the insulating film is an inclined plane in this through hole portion. In this case, when the insulating film has a two-layer structure such as an example mentioned later, an inside surface of the through hole of at least one insulating film is made to be an inclined plane, and more particularly it is preferable that both edge faces of the two insulating films be made to be inclined planes. Consequently, the step coverage of electrodes at the through hole portion is improved, the disconnection at the through hole is not easily caused even if a thickness of the electrode is not made to be extremely thick, and the yield is improved as well as the productivity is increased.

Furthermore, when a shielding film is formed thereover, it is not required to make the insulating film and the shielding film remarkably thick. Thus favorable productivity is obtained, further, problems such as short circuit or disconnection do not easily arise.

Hereinafter, description is made with reference to the drawings.

Fig. 1 shows a cross section of a typical example of a thin film transistor of the present invention.

In Fig. 1, reference numeral 1 denotes an insulating substrate such as glass; 2 denotes a semiconductor film such as amorphous silicon, polysilicon, single crystalline silicon, or CdSe; 3 denotes an impurity-doped semiconductor film in which an impurity is doped to a semiconductor film; 4 denotes a gate insulating film; 5 denotes a gate electrode such as In₂O₃-SnO₂ (ITO), SnO₂, Al or Cr; 6 denotes a protective insulating film; 7 denotes a through hole; 8 denote, a source electrode such as Al or Cr; and 9 denotes a drain electrode such as Al or Cr. In addition, in the case of using this TFT for a display element, a display pixel electrode such as ITO, SnO₂, Al or Cr may be provided, and connected to the drain electrode.

In the present invention, the through hole portion 7 in the source electrode 8 and the drain electrode 9 passes through a two-layer insulating film where the protective insulating film 6 as a second insulating film is stacked over the gate insulating film 4 as a first insulating film, so that both electrode are conductively connected to the impurity-doped semiconductor film 3 which is provided thereunder as shown in Fig. 1. The two-layer insulating film is formed to have edge faces to be inclined planes in the inside surface of this through hole.

Consequently, the source electrode 8 and the drain electrode 9 are inclined along the edge face of the gate insulating film 4 and the protective insulating film 6 in the through hole 7 and conductively connected to the impurity-doped semiconductor film 3,

so that the risk of disconnection at the through hole is reduced.

That is, the disconnection is not easily caused at the through hole even if a film thickness of the source electrode and the drain electrode is not thicker than a total film thickness of the gate insulating film and the protective insulating film.

Moreover, in the case of forming a film such as a shielding film further thereover, a larger step is not caused, so that short circuit is not easily caused between the shielding film and electrodes.

Even when the edge faces of one insulating film in the two-layer insulating film are inclined planes, the effect of the present invention for preventing the disconnection is obtained, although which is inferior to the case that the edge faces of both insulating films are inclined planes.

It is the most preferable that the edge faces of all of the insulating films in the through hole are inclined planes in view of preventing disconnection as is in the example of Fig. 1.

In this example, since the insulating film is a two-layer insulating film, the edge faces of the gate insulating film and the protective insulating film are inclined planes in the through hole, however, the same can be applied to the case where the insulating film has three layers or more.

The disconnection is caused less easily with an angle of this inclined plane being more inclined from vertical. In particular, it is preferable that this inclined plane be gentler than 45°.

In the case where materials of such two-layer insulating films are the same, since an inclination of an edge face of a lower film is almost the same as an edge face of an upper film, this two-layer insulating film is formed to have a continuous inclined plane, therefore, a problem does not arise particularly. However, in the case where materials of these films are different, the disconnection is further less easily caused when an inclination of an edge face of a lower film is equivalent to or gentler than that of an upper film. In particular, it is preferable that a bottom edge of an inclined plane in an edge face of the upper side film, namely the protective insulating film in this example, is connected to an upper edge of an inclined plane in an edge face of the down side film, namely the gate insulating film in this example.

In the case where this TFT is used in an active matrix substrate for a display device, it is preferable that silicon be used as a semiconductor, and more particularly, it is preferable that amorphous silicon or poly-crystalline silicon be used. In this case, it is preferable that a protective insulating film be a silicon oxynitride film since favorable insulation can be obtained and an inclined plane is formed easily.

The edge face of the insulating film in the through hole of the present invention is formed to be an inclined plane easily by etching utilizing the difference in etching rate of the films.

That is, the edge faces of the protective insulating film and the gate insulating film are made to be inclined planes such as the through hole 7 of Fig. 1 by patterning a resist into a desirable pattern to leave the two-layer insulating film and etching the through hole portion. It is preferable that the inclination of this inclined plane be approximately from 1:1 to 1:10.

As mentioned above, when a TFT formed in such a manner is used for a display device, an active matrix substrate and a counter electrode substrate are formed with an electro-optical medium such as liquid crystal or an electrochromic material interposed therebetween, so that display is performed.

In the case of a use as a display device, various applications are possible in addition to these examples, and color display can be performed by providing color filters. The color filters can be provided on the substrate side where a TFT is formed, or on the counter electrode substrate side. Besides, it can be formed over or under an electrode, and it is possible to employ known color filter forming methods such as a printing method, a vapor deposition method or a dyeing method.

A shape of a pixel electrode is a square shape in the aforementioned example, however, it can be a rectangle, a hexagon, a triangle, a circle or the like, and a size or a shape of a display pixel electrode may be changed in accordance with display colors.

Besides, an aligning film for aligning liquid crystals in a particular direction, a reflecting electrode, a polarizing film, a ferroelectric film and the like may be stacked, a two-color pigment and the like may be doped into the liquid crystal, and an active element for a driver circuit can be formed, a driver circuit IC may be attached or the like on the periphery.

Moreover, one TFT is enough for one pixel, however, a plurality of TFTs may be formed in parallel in order to increase redundancy, or a plurality of active elements may be formed in series in order to increase a driving current value. Furthermore, an auxiliary wire of a gate electrode or a source electrode may be formed or the like in order to increase redundancy.

Besides, another constitution which is used for a TFT may be added within a range that the effect of the present invention is not damaged.

[Embodiment]

A TFT having a structure of Fig. 1 is manufactured according to a process shown

in Fig. 4.

First, as shown in Fig. 4 (A), a polysilicon film is deposited with a thickness of 100 nm over an insulating substrate 41 made of alkali free glass, and is patterned into a predetermined shape to be a semiconductor film 42.

Next, as shown in Fig. 4 (B), silicon oxynitride is deposited with a thickness of 150 nm by plasma CVD thereover to form a gate insulating film 44, and then Al is deposited with a thickness of 200 nm by evaporation and is patterned to form a gate electrode 45.

Here, as shown in Fig. 4 (C), P ion is implanted to form an impurity-doped semiconductor film 43 except a portion of the semiconductor film under the gate electrode.

Subsequently, as shown in Fig. 4 (D), silicon oxynitride is deposited with a thickness of 100 nm to form a protective insulating film 46.

Next, as shown in Fig. 4 (E), a through hole 47 is made to be a tapered shape by dry etching using a method shown hereafter.

A positive resist (OFPR-800 made by Tokyo Ohka Kogyo Co., Ltd.) is applied with a thickness of approximately 1.6 μ m over a SiON film as the protective insulating film 46 and is patterned into a predetermined shape.

The SiON film is etched by dry etching by SF₆ gas of 7 SCCM and O₂ gas of 60 SCCM, at a pressure of 8 Pa, and at a power density of 0.15 w/cm². A ratio of an etching rate of the SiON film to a resist film is approximately 1:5 at this time, and the tapered shape of the resist edge face is copied to edge faces of the protective insulating film 46 and the SiON film of the gate insulating film 44. Consequently, the edge faces of the protective insulating film 46 and the SiON film of the gate insulating film 44 are

made to be inclined planes having an inclination of approximately 1:5.

Subsequently, Cr is evaporated with a thickness of 100 nm and patterned to form a source electrode and a drain electrode.

A step in this through hole portion is 250 nm that is a total film thickness of the protective insulating film 46 and the gate insulating film 44. As compared with this step, though thicknesses of the source electrode and the drain electrode are 100 nm in this embodiment, disconnection is not recognized almost at all at the step of the through hole.

[Embodiment 2]

A display pixel electrode is added to the TFT of the Embodiment 1, furthermore, a polyimide film for controlling orientation is formed over the display pixel electrode and is rubbed so as not to be destroyed by static electricity, thereby an active matrix substrate is formed.

Besides, a counter electrode substrate is formed by forming an ITO film over a glass substrate, adding color ink of each color to portions corresponding to each pixel by printing to form color filters, furthermore forming a polyimide film and rubbing it.

A twist nematic type active matrix liquid crystal display device is manufactured by printing a sealing material on the periphery of this active matrix substrate, and ink for conductive connection between the substrates; pressing the active matrix substrate and the counter electrode substrate to be bonded as a cell; injecting liquid crystal therebetween; and providing a pair of polarizing films over both surfaces thereof.

In the liquid crystal display device of this embodiment, a TFT defect does not easily occur by disconnection at the through hole portion, even when a vibration test or a heat cycle test is performed, and so has high reliability.

[Effects of the invention]

According to the present invention, since an edge face of an insulating film at through hole portions of TFT is made to be an inclined plane, the step coverage of an electrode is favorable. Even when a thickness of the electrode is not extremely thick, the contact of the electrode is securely kept, so that the through hole disconnection is not easily caused, and consequently, the productivity is increased and the yield is improved.

Furthermore, since disconnection which is caused later in use as well as at manufacture is reduced, the reliability of the TFT itself, furthermore, after completed as a display device, is increased.

Furthermore, in the case of forming a shielding film thereover, a thickness of an insulating film and a shielding film is not required to be extremely thick, so that the productivity is favorable, and problems such as short circuit and disconnection are not easily caused.

The present invention has the possibility of various applications within a range of that the effects of the present invention is not damaged.

4. [Brief Description of the Drawings]

Fig. 1 shows a cross section of a typical example of a thin film transistor of the present invention.

Fig. 2 shows an equivalent circuit diagram of a typical example of this active matrix liquid crystal display device.

Fig. 3 shows a cross section of the conventional example of a thin film transistor.

Figs. 4 (A) through (E) show cross sections showing a TFT manufacturing process of an embodiment.

insulating substrate: 1, 31, 41

semiconductor film: 2, 32, 42

impurity-doped semiconductor film: 3, 33, 43

gate insulating film: 4, 34, 44

gate electrode: 5, 35, 45

protective insulating film: 6, 36, 46

through hole: 7, 37, 47

source electrode: 8, 38

drain electrode: 9, 39

Patent Attorney: Shigeo TOGAMURA and another

19 日本国特許庁(JP)

①特許出願公開

母 公 開 特 許 公 報 (A) 昭64-33971

@Int_Cl_4	識別記号	庁内整理番号		❸公開	昭和64年(1989	3)2月3日
H 01 L 29/78 G 02 F 1/13 G 09 F 9/30 H 01 L 27/12		P-7925-5F 7370-2H 7335-5C 7514-5F	審査請求	未請求	発明の数	1	(全6頁)

の発明の名称 薄膜トランジスタ

②特 顧 昭62-188897

❷出 願 昭62(1987)7月30日

切発 明 者 心 田 昌 也 神奈川県横浜市磯子区杉田3-16-1
切発 明 者 結 城 正 記 神奈川県寮野市南矢名1668-6
切出 顋 人 旭 硝 子 株 式 会 社 東京都千代田区丸の内2丁目1番2号

20代 理 人 弁理士 栂村 繁郎 外1名

n #1 (9

1. 発明の名称

形似トランジスタ

2.特許請求の範囲

(1)ソース電極及びドレイン電極との接触を半導体膜を覆う絶縁限にスルーホールをあけて行う 電界効果型の浮膜トランジスタにおいて、前記 スルーホールの範囲が傾斜面とされていること を特徴とする円限トランジスタ。

(2) スルーホールが絶縁感と半導体膜とをつき抜けており、絶縁膜と半導体膜との両方の構而が傾斜而とされている特許請求の循環部(項記録の薄膜トランジスタ。

(3)ソース電信及びドレイン電桶と、不純物能加 半導体数とがスルーホールにより接触させられ ている特許請求の範囲第 1項または第 2項記載 の符製トランジスタ。

(4) 傾斜面が45°よりも緩い傾斜面である特許語 水の範囲第 1項~第 3項のいずれか一項記載の 移収トランジスタ。

(5) 半導体脱がシリコン脱である特許請求の範別 第 1項~第 4項いずれか一項記載の縁収トラン ジスタ。

(6)絶縁既がシリコンオキシナイトライドである 特許請求の範囲第 5項記収の得収トランジス 々

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、アクティブマトリックス店板を構成するに通した電界効果型の薄膜トランジスタに関するものである。

【従米の技術】

及近〇人機器與水や平面テレビ等時型ディスプレイの開発の要求が強くなっており、その1つとして適明絶縁性基板上に複数の行電桶と列電桶とを設け、その交換点近傍に各個素値にトランジスタ等の能動業子を形成したアクティブマトリックス基板を用いたアクティブマトリックス型液晶表示装置の開発が進んに行われてい

δ.

第2図は、このアクティブマトリックス液晶 変形数況の代変的な例の等価回路図である。

図において、21は液品所であり、22は液品層に印加される電圧を保持するためのキャパシタであり、23は液晶層を駆動する電圧を朝御するための施効素子であるトランジスタである。ここで、X1.X2.X3……はトランジスタ23のゲートを剥削する行選択線(行電桶)、71.72.73……は液晶を駆動するのに必要な電圧をソース電桶に印加するための列信号線(列電桶)であり、線肌次で駆動される。

37.3 図は、これに用いられる材質トランジスタ (TFT) の例の新頑関である。

図において、31はガラス等の絶縁性基板、32はアモルファスシリコン、ポリシリコン、作結品シリコン、CdSc等の半等体膜、33は半導体膜に不純物を添加した不純物添加半導体膜、34はゲート絶縁膜、35は1 T O、3nO。、41、Cr等のゲートで横、36は保護絶縁膜、37はソース電極

及びドレイン電板との接触をとるためのスルーホール、38はAI、Cr等のソース電板、39はAI、 Cr等のドレイン電板を示している。

なお、このTFTを設示装置に使用する場合 には、このTFTのドレイン電板を関示されて いない (a.O.-SaO. (I TO) 、 SaO.、 Ai、 Cr ヴ の表示調器電機に接続して使用すればよい。

[発明の解決しようとする問題点]

この従来のTFTにおいては、スルーホールの製面は、ほぼ重直であり、接触を完全にとるためには、このスルーホールの深さよりも厚みの厚いソース電極及びドレイン電極を使用しなくてはならなかった。

即ち、スルーホールは、ゲート絶縁数34及び 保護絶縁数36とをつき抜けているため、ソース 電極38及びドレイン電極39と不純物級加半導体 数33との間の導電接続を完全にするためには、 ゲート絶縁数34及び保護絶縁数36と厚さよりも 厚い数厚のソース電極及びドレイン電極を使用 しないと、この段度部分で断線を生じる危険が

大きかった。

このため、このソース電極及びドレイン電極 との観点は、スルーホールでつき抜けているゲ ート絶縁数34及び保護絶縁数35の合計の概序よ りも厚く、できれば58~ 100%厚くすることが 好ましい。

一方、ゲート電報35とソース電極38及びドレイン電極38との短絡を防ぐために、保護絶縁数36は必要であり、スルーホールの改変そのもの。を没くすることは困難である。その結果、ソース電極及びドレイン電極との数度を減らすことができなく、工程が及くなり生産性が低下するという問題点を生じていた。

しかも、ITOのように通過率の点で収別を なくしたくない扱の収別もなくしなくてはならなく、表示が晴くなったり、色が黄色がかると いう間割点を生じた。

【明爼を解決するための手段】

本売明は、かかる問題点を解決すべくなされ たものであり、ソース電桶及びドレイン電極と の接触を半導体膜を取う絶縁数にスルーホール をあけて行う電界効果型の時度トランジスタに おいて、前記スルーホールの構画が傾斜面とさ れていることを特徴とする時段トランジスタを 提供するものである。

本免明によれば、スルーホールの内面が傾斜 面とされているため、ソース電板及びドレイン 電板の腹厚が限くてもその場で接続が完全にで きることとなり、スルーホールでの断線を減少 させることができる。

本党町では、このスルーホール部で絶縁収の 造師であるスルーホールの内面が傾斜面とされ るものである。この場合、後述の例のように絶 縁膜が2所構造の絶縁膜の場合には、少なくを も1つの絶縁膜のスルーホールの内面が傾斜で とされるものであり、特に、2別の絶縁収の場 が両方とも傾斜面とされていることが好まで い。これにより、スルーホール部における電外 のステップカバレッジ性がよくなり、電極の厚 みを極めて以くしなくても、スルーホール所報 を生じにくくなり、生産性が良くなるととも に、少問も良いものとなる。

さらに、この上に遮光観を形成する場合においても、絶縁限及び遮光限の厚さを著しく厚く しなくてすみ、生産性がよく、かつ、短絡、断 級という問題を生じにくくなる。

以下関節を参照して説明する。

第1 図は、本発明の短数トランジスタの代表的な例の断距図を示している。

第1図において、 1はガラス等の絶縁性も仮、 2はアモルファスシリコン、ポリシリコン、ポリシリコン、 II お品シリコン、CdSe等の半等体限。 3は半界体段に不純物をドープした不純物添加半等体質、 4はゲート絶縁収、 5は Ina Ca-SnOa(ITO)、SnOa、A1、Cr等ゲート電極、 6は保護絶縁数、 7はスルーホール、 8はA1、Cr等のソース電極、 9はA1、Crずのドレイン電極を示している。なお、このTFTを表示素子として使用する場合には、1TO、 SnOa、A1、Cr等の表示

て使用すればよい。

本発明では、ソース電振8とドレイン電極9のスルーホール部7では、第1関に示されるように第1の絶縁数であるゲート絶縁数4の上に第2の絶縁数としての保護絶縁数6とを結所した2所の絶縁数が貫通して再電極がその下に設けられた不純物添加半導体数3に導電後線されている。このスルーホールの内面で2所の絶縁数はその維筋が傾斜面に形成されている。

これによりソースで係るとドレインで係りは スルーホール I 内でゲート絶縁殴4 と保護絶縁 殴5 の端頭に沿って傾斜して不純物添加下導体 限3 に専で接続してつながっているため、スル ーホール部で断線する位数性が低くなる。

即ち、ソース (1) 柄とドレイン (1) 柄の (1) 称を ケート 絶縁的 と 保護 絶縁 (1) との 合計 (1) がより も (2) といる くしなくても、 この スルーホール 部で 新線 を 生じにくい。

また、さらにこの上に遮光製のような収を形成する場合においても、より大きな段差を生じ

ないため、選光版と電磁との間での短絡を生じ にくい。

なお、2 間の絶縁限の内、一方の絶縁観の場 面のみが知料面とされていても、両方の絶縁膜の場面が傾斜面とされている場合よりは劣ることとなるが、本発明の脈線防止の効果は生じる。

もっとも、第 1 図の例のようにスルーホール 部の全ての絶縁説の機師が傾斜而とされている ことが新線の防止という点からみて最も好まし い。

この例では、絶縁説が2月の絶縁観であるので、スルーホール部のゲート絶縁説と保護絶縁 数との場面を傾斜面としたが、絶縁觀を3月以 上の絶縁既にした場合にも適用できる。

この傾斜面の角位は垂直から傾斜すればするほど、新線しにくくなるが、特に、この傾斜面は45°よりも頼い傾斜面とされることが好ましい。

このような 2 暦の絶縁膜の材質が関一の場合

には、下にある数の姿面の材料と上に重ねられた数の姿面とはほぼ同じとなり、この2月の絶縁数は連続した傾斜面になるため特に問題を生じない。しかし、これらの数の材質が異なるもれた数の場面の傾斜と同等が類しくは上に立ちれた数の場面の傾斜よりも低いいがはとされるとにより、より新線を生じないの場合に、下側の数、この例ではゲートを縁続のの場面の傾斜面の上端が接続する程度にされていることが呼ばれている。

このTFTが表示装配用のアクティブマトリックス場板に使用される場合には、 半導体にシリコンを使用することが好ましく、 特に、 非品質シリコンまたは多結品シリコンが好ましい。この場合、 保護絶縁駅がシリコンオキシナイトライド数とされることが絶縁性が良く、 かつ類類面の形成工程が容易となるので好ましい。

本発明のスルーホール部の絶縁数の端頭を傾

特開昭64-33971(4)

料面に形成するには、それらの数のエッチング レートの港を利用してエッチングすることによ り容易に形成できる。

即ち、2 別の絶縁限の残したいパターンにレジストをパターニングし、スルーホール部をエッチングすることにより第1 図のスルーホール 7 のように保護絶縁数とゲート絶縁数との韓間が傾斜面とされる。この傾斜面の傾きは 1: 1 ~ 1: 10以間とされることが好ましい。

前述したように、このようにして形成された TFTを表示装置として使用する場合には、ア クティブマトリックス基板とし、これと対向電 磁基板との間に液晶、エレクトロクロミック材料等の電気光学媒体を挟持して表示を行う。

表示な区として使用する場合には、これらの外に種々の応用が可能であり、カラーフィルターを設けてカラー表示を行うことができる。このカラーフィルターはTFTを形成した基板舞に設けてもよいし、対向電極基板側に設けてもよい。また、電極の上に形成してもよいし、電

橋の下に形成しても良く、印刷法、蒸行法、染 色法等公知のカラーフィルター形成法が使用で 者る。

剛素電極の形状も前起の例では正方形状としたが、及方形、六角形、三角形、円形等にしてもよいし、表示色によって表示調素電極の大きさや形状を変えたりしてもよい。

また、被品を特定の方向に配向させる配向 収、反射電極、偏光限、強調電体数等を積弱し でもよく、被品中に2色性色素等を添加しても よく、周辺に駆動四路用の能動業子を形成また は駆動回路10を取付する等してもよい。

また、このTFTは1隣条に1例形成されていればよいが、冗長性を増すためにTFTを複数領並列に、または駆動で減値を増加させるために能動素子を複数観位列に形成するようにしてもよい。 さらに、冗長性を増すために、ゲート 準備 ヤソース 電桶の 予報配線を形成する やしてもよい。

この外、本発明の効果を摂しない範囲内で下

ドTに用いられる他の構成が付加されていても よい。

[灾施例]

第1回の構造のTFTを、第4回に示す工程 に従って製造した。

まず、第4図(A) に示すように、無アルカリガラス型の絶縁性基板41上にポリシリコン数を100mm 堆積し、所定の形状にパターニングして半導体数42とした。

次いで、第4図(8) に示すように、これにシリコンオキシナイトライドをプラスマCVDで150mm 堆積してゲート絶縁数44とし、AIを集費で200mm 堆積、パターニングしてゲート電極45とした。

ここで第4図 (C) に示すように、ゲート電極の下の半導体数の部分を除いて、Pイオンを打ち込んで不純物添加半導体数43を形成した。

次に、第4日 (B) に示すように、さらにシリコンオキシナイトライドを100mm 堆積して保護絶縁数46とした。

次に、第4図(E) に示すように、スルーホール 47をテーパー状に関けた。これは以下に示すような方法で、ドライエッチングを用いて行った。

保護絶縁数46としての SION図の上に、ポジレジスト (東京応化社製 OFP 8-800) を存さ的 1.6 μ m に塗布し、所定の形状にパターニングし

これをSF。ガスTSCCM、O。ガス60SCCM、圧力8P。、パワー特度0.16e/cm² でSiGN数をドライエッチングした。この時、SiGN数とレジスト級のエッチングレート比が約 1: 5になり、レジスト機関のテーパー形状が保護絶縁数46及びゲート絶縁数44のSiGN級の機節にコピーされた。これにより、保護絶縁数46及びゲート絶縁数44のSiGN級の機節は約 1: 5の傾斜を行する傾斜面となった。

引き続き Crを 100mm 旅行してバターニングして、ソース電極及びドレイン電極を形成した。 このスルーホール部の段差は保護絶縁数(6及

特開昭64-33971(5)

びゲート船縁段44の設厚の合計である250mm であった。この改差に対して、この交施例ではソース電極及びドレイン電極の厚さは100mm であったが、スルーホール改造での斯線はほとんどみられなかった。

灭施例 2

実施例1のTFTに没示例業式係を付加するとともに、その表示例業式係上に配向制御用のポリイミドの数を形成し、静電気による破壊を生じないようにラピングしてアクティブマトリックスは版を形成した。

また、対向電極路板は、ガラス路板上に! TO 収を形成し、各種楽に対応する部分に夫々の 他のカラーインクを印刷により付与して、カラ ーフィルターを形成し、さらにポリイミドの段 を形成し、これをラピングして形成した。

このアクティブマトリックス 基板の周辺にシール 材と 基板間の 帯電機 総用のイングを印刷し、アクティブマトリックス 基板と対向電板 基版とを圧力してセル化を行い、液晶を作入し、

しなくてすみ、生産性がよく、かつ、知能、断線という問題を生じにくくなる。

本発明は、このほか、本発明の効果を摂しない範囲内で種々の応用が可能なものである。

4. 図面の簡単な説明

第1図は、本発明の特徴トランジスタの代表 的な例の新面図である。

第2図は、このアクティブマトリックス液晶 表示装置の代表的な例の等値回路図である。

第3回は、何収トランジスタの従来例の新面 図である。

37.4 図 (A) ~ (E) は、実施例のTFT製造工程を示す断面図である。

绝碎性基板

: 1, 31, 41

半界体膜

: 2. 32. 42

不純物添加半導体數 : 3、33、43

ゲート統辞版

: 4. 34, 44

ゲート位任

: 5, 35, 45

保護維持数

: 5, 35, 46

スルーホール

: 7, 37, 47

その両面に一封の偏光吸を配置してツイストネマチック型アクティブマトリックス型液晶表示 製匠を製造した。

この実施例の液晶表示な近は、緩動テストやヒートサイクルテストを行っても、スルーホール部での所稿によるTFT欠船を生じにくく、信頼性が高いものであった。

[発明の効果]

本発明によれば、TFTのスルーホール部の 絶縁膜の輪節が傾斜面とされているので、 ①橋 のステップカバレッジ性がよく、 ②橋の伊みを 橋めて厚くしなくても、 ②橋の複触を確実に保 ち、スルーホール断線を生じにくくなり、 生産 性が良くなるとともに、 少切も良いものとなる。

さらに製造時のみならず、使用中に破で発生 してくる断線も減少するため、TFT自体、さ らには変示装数とした後の信頼性も高くなる。

さらに、この上に選光数を形成する場合においても、絶縁数及び違光数の厚さを著しく際く


ソース電桶

: 8. 38

ドレイン電桶

. 9. 39

特開昭64-33971(6)



BEST AVAILABLE COPY